常见问题

FAQ（5-7条）Q1：为什么2026年全市场的关注焦点从“晶圆代工（先进制程）”变成了“先进封装”？

因为摩尔定律的经济效益已经逼近极限。3nm及以下节点的晶圆制造成本极其高昂，促使产业界转向Chiplet（芯粒）架构，将不同成熟度的模块拼接。 这导致前端逻辑制造的压力转移到了后端的互连上。 CoWoS和大容量HBM堆叠需求的指数级爆发，叠加后道关键设备（如混合键合机、TSV刻蚀机）极长的交货周期，使得封装成为真正的物理产能瓶颈。

JEDEC把HBM4的封装高度限制从720µm放宽到775µm，这有什么产业意义？

这是一次对产能现实的巨大妥协。16层DRAM堆叠若限制在720µm内，硅片需磨薄至容易碎裂的程度，必须采用无凸块的混合键合技术。 放宽至775µm后，存储原厂在早期的HBM4量产中，仍可继续使用传统的微凸块与热压键合（TCB）工艺。 这不仅拯救了TCB设备商的短期业绩，也大幅降低了初期的量产试错成本。

为什么它一定会是未来？

传统键合依赖微米级的金属凸块进行物理连接。 混合键合则直接在原子层面上将两个芯片表面的铜电极（Cu-Cu）扩散融合，完全消除凸块。 这使得互连间距可以缩小到10微米以下，极大地增加了I/O通道数，缩短了数据传输路径，并将热阻降低了20%。 对于未来要求极高带宽和紧凑空间的20层HBM5，混合键合是目前唯一的解法。

能否打破韩国在HBM上的垄断？

长鑫存储在产能规模上进步惊人，预计2026年底晶圆月产能达35万片，逼近全球第三。 在HBM方面，其已完成HBM3的原型开发并计划年底投产，完成了从无到有的突破。 但在高端HBM领域，其初期月产能（约5000片）和良率与SK海力士、三星相比仍有显著差距，短期内难以动摇国际巨头的高端垄断，但足以在产业链供应链安全上提供底线支撑。

台积电的CoWoS产能一直在扩，缺口到底什么时候能真正缓解？

尽管台积电在2026年将产能从7.5万片/月走强至12-14万片/月，但因为大模型训练对算力的渴求几乎是无底洞，2026年全年缺口仍高达10万片（总需求约100万片）。 业内普遍预计，由于先进封装相关设备的产能限制，这种供需紧平衡状态至少要维持到2027年下半年。